
Práctica 2: Diseño Full Custom con MicroWind

Alejandro Otero Vázquez

Fecha de entrega: 24 de Noviembre

En este documento se expondrá en detalle la metodología seguida para la implementación de diversas funciones lógicas a base de transistores en el software Microwind.

En el informe anterior se trataron los fundamentos básicos de los que derivan los criterios de implementación. De aquí en adelante la PND se construirá a base de transistores NMOS, que serán los encargados de conducir los 0's lógicos de las funciones. Los transistores PMOS, por el contrario implementarán la PUN.

Implementación de Funciones.

Es interesante recalcar como se diseñará la implementación de una función lógica con transistores. Dada una función F cualquiera, la PND implementará esa misma función negada. La razón es, básicamente, que cuando se cumplan las condiciones impuestas a las entradas (entradas a 1) para que haya un camino entre la salida y tierra la salida valdrá 0. Que exista un camino entre la salida y tierra significa que hay una combinación de entradas que dan como resultado que la función que representan valga 1. De este modo, cuando exista un camino que conecte la salida con GND, $\overline{F} = 1$ y por lo tanto $F = 0$. De modo que, cuando la salida esté conectada a tierra será porque se verifica la condición de que F debe ser 0 V.

Por otro lado, la PUN implementará la función F con todas las entradas negadas. La PUN se implementa con transistores PMOS que, como se presentó en el informe anterior, conducen cuando la diferencia de potencial entre su puerta y la fuente es nulo. Es decir, cuando la entrada que tiene el transistor es un 0 lógico. Como vimos antes, la salida estará conectada a Vdd cuando exista alguna combinación de señales de entrada que permitan la conducción entre esos puntos. Además, que aparezca este camino cerrado significa que hay una combinación de entradas que dan lugar a un valor $F = 1$. Para que se produzca esta conexión, si por ejemplo teníamos que una entrada A debía ser igual a 1, para que conduzca el transistor gobernado por esta entrada debe llegar un 0 lógico a su polisilicio. Del mismo modo, si una variable debía valer 0 para hacer que F fuera igual a 0, el transistor gobernado por esta señal debe tener un 1 lógico en su entrada para no conducir y dejar abierto el circuito de la PUN. En ambos casos, la entrada aparece negada, esta es la razón de que el sistema se implemente de esta manera. Se debe simular una función equivalente para la PUN que tenga todas las entradas negadas.

Ejercicio 1

Habiendo visto esta breve introducción, pasemos a implementar la primera función:

$$F = \overline{A(D + C)} + \overline{BE}$$

La implementación para la PDN es sencilla, basta con implementar $\overline{F} = A(D + C) + BE$. Al implementar el sistema la suma se traduce en elementos en paralelo y la multiplicación en elementos en serie. El orden en que se coloquen depende del camino de Euler escogido. El camino de euler se define como un recorrido por todos los transistores, tanto para la disposición de la PND como de la PUN, sin que sea necesario pasar dos veces sobre un mismo transistor. Esto permite la implementación de todos los transistores en una sola tira de difusión, reduciendo en gran medida la superficie que se requiere para implementar una función. La PUN se implementa del siguiente modo:

$$\begin{aligned} F &= \overline{A(D + C) + BE} = \overline{A(D + C)} \cdot \overline{BE} = \\ &= (\overline{A} + \overline{(D + C)}) \cdot (\overline{D} + \overline{E}) = (\overline{A} + \overline{C} \cdot \overline{D}) \cdot (\overline{B} + \overline{E}) \end{aligned}$$

Finalmente en la PUN se implementará esta lógica pero manteniendo las entradas sin negar. Estas fórmulas corresponden con el esquema de transistores de la figura de la derecha donde se aplican los requisitos expuestos en la introducción.

Para poder implementar todos los transistores en una misma tira de difusión estos deben ordenarse siguiendo el camino de euler. Viendo la siguiente figura es fácil ver que la ordenación C-D-B-E-A es un camino de euler tanto para la PUN como para la PND.






Figura 1: Esquema de transistores para la implementación de F



(a) Camino de euler



(b) Implementación de transistores en una tira de difusión

Figura 2: Esquemas de implementación

Una vez se han realizado todos estos pasos solo queda la implementación en Microwind. Siguiendo el esquema de la figura 2.b se llega a lo siguiente:




Figura 3: Diseño en microwind en una sola tira de difusión




Figura 4: Simulación de la función lógica implementada en Microwind

La simulación deberá cumplir la tabla de verdad de la función F. Básicamente, será siempre 0 para B y E = 1. Cuando A sea no nulo bastará con que C o D valgan 1 también para que la función se anule. En el resto de casos será F=1.

Ejercicio 2

Habiendo visto como se implementa una función lógica, pasemos a implementar un sumador binario completo. En este caso una de las funciones aparecerá como entrada de la siguiente. Por lo tanto deben implementarse dos funciones lógicas:

$$C_{OUT} = AB + C_{in}(A + B)$$

$$S = ABC_{in} + \overline{C_{OUT}} \cdot (A + B + C_{in})$$

Será conveniente implementar la función negada de Cout debido a que aparece de este modo en la suma final. Además esto facilita mucho las cosas. La implementación para la PDN es sencilla, basta con implementar el carrileo de salida $C_{OUT} = AB + C_{in}(A + B)$.

La PUN se implementa del siguiente modo:

$$\begin{aligned} \overline{C_{OUT}} &= \overline{AB + C_{in}(A + B)} = \overline{C_{in}(A + B)} \cdot \overline{AB} = \\ &= (\overline{C_{in}} + \overline{(A + B)}) \cdot (\overline{A} + \overline{B}) = (\overline{C_{in}} + \overline{A} \cdot \overline{B}) \cdot (\overline{A} + \overline{B}) \end{aligned}$$

Finalmente en la PUN se implementará esta lógica pero manteniendo las entradas sin negar. Estas fórmulas corresponden con el esquema de transistores de la figura de la derecha donde se aplican los requisitos expuestos en la introducción.

Para poder implementar todos los transistores en una misma tira de difusión estos deben ordenarse siguiendo el camino de euler. Viendo la figura la ordenación A-Cin-A'-B'-B cumple los requisitos.






Figura 5: Esquema de transistores para la implementación de $\overline{C_{OUT}}$



(a) Camino de euler



(b) Implementación de transistores en una tira de difusión

Figura 6: Esquemas de implementación

Una vez se han realizado todos estos pasos solo queda la implementación en Microwind. Siguiendo el esquema de la figura 6.b se llega a lo siguiente: Un detalle a tener en cuenta es que en el diseño final de Microwind se implementa un inversor. No puede olvidarse que lo que realmente se ha implementado es la función de carrileo negada.

La simulación deberá cumplir la tabla de verdad de la función carrileo. Básicamente, será siempre 1 para B y A = 1. Cuando C_{in} sea no nulo bastará con que A o B valgan 1 también para que la función valga 1. En el resto de casos el carrileo de salida será nulo.




Figura 7: Diseño en microwind en una sola tira de difusión

Antes de mostrar la simulación para el carrileo veamos como se implementa la suma binaria.

$$S = ABC_{in} + \overline{C_{OUT}} \cdot (A + B + C_{in})$$

De nuevo, será conveniente implementar la función negada. La implementación de funciones negadas facilita mucho las cosas. La implementación para la PDN es sencilla, basta con implementar la propia función $S = ABC_{in} + \overline{C_{OUT}} \cdot (A + B + C_{in})$. La PUN se implementa del siguiente modo:

$$\begin{aligned} \overline{S} &= \overline{ABC_{in} + \overline{C_{OUT}} \cdot (A + B + C_{in})} = \\ &= (\overline{A} + \overline{B} + \overline{C_{in}}) \cdot (\overline{A} \cdot \overline{B} \cdot \overline{C_{in}} + C_{OUT}) \end{aligned}$$

Finalmente en la PUN se implementará esta lógica pero manteniendo las entradas sin negar (excepto Cout que se implementa negado). Estas fórmulas corresponden con el esquema de transistores de la figura de la derecha donde se aplican los requisitos expuestos en la introducción.

Para poder implementar todos los transistores en una misma tira de difusión estos deben ordenarse siguiendo el camino de euler. Viendo la figura la ordenación $C_{in}-A-\overline{C_{out}}-C_{in}-B-A-B$ cumple los requisitos.






Figura 8: Esquema de transistores para la implementación de $\overline{S}$



(a) Camino de euler



(b) Implementación de transistores en una tira de difusión

Figura 9: Esquemas de implementación

Una vez se han realizado todos estos pasos solo queda la implementación en Microwind. Siguiendo el esquema de la figura 9.b se llega a lo siguiente:




Figura 10: Diseño en microwind en una sola tira de difusión

Donde de nuevo en el diseño final de Microwind se implementa un inversor. No puede olvidarse que lo que realmente se ha implementado es la función suma negada. La simulación deberá cumplir la tabla de verdad de la función. Básicamente, será siempre 1 para B, A y Cin = 1. Cuando Cout sea nulo bastará con que A, B o Cin valgan 1 también para que la función valga 1. En el resto de casos la suma binaria será nula. Con todo esto ya puede presentarse la simulación de la tabla de verdad tanto para el carrileo de salida como para la la suma binaria completa de dos bits.






Figura 11: Simulación de la función lógica implementada en Microwind

Para comprender con una visión más general cual es el esquema seguido en la siguiente figura se muestra el esquema de transistores de la suma completa. Teniendo en cuenta tanto la lógica de las funciones como

el recorrido que se le da a cada función para obtener a la salida sus valores sin negar.



(a) Esquema de montaje total



(b) Diseño total en microwind

Figura 12: Esquemas de implementación

Ejercicio 3

Conociendo como se implementa un sumador completo de dos bits, pasemos a implementar un sumador binario completo utilizando lógica dominó. En este caso aparecerá un nuevo transistor, con un reloj CLK. La PUN se implementará únicamente con este reloj, haciendo que la salida de todas las funciones esté conectada con Vdd cuando este valga 0. Este estado se denomina estado de precarga del sistema. Cuando CLK se anule, el se cerrará el camino entre GND y la PDN. Para esto, se implementa un transistor NMOS en serie con la PDN gobernado por la entrada CLK. Este estado se denomina fase de evaluación, en este momento la salida valdrá lo que debería valer dadas unas entradas. Es decir, 0 si aparece un camino cerrado en la PDN y 1 en caso contrario. Para que esto funcione, el sistema debe haber pasado por una fase de precarga antes de que aparezca ningún cambio en las entradas. Al igual que antes deben implementarse las siguientes funciones lógicas:




Figura 13: Esquema de transistores para la implementación de C_{OUT}

$$C_{OUT} = AB + C_{in}(A + B)$$


$$S = ABC_{in} + \overline{C_{OUT}} \cdot (A + B + C_{in})$$

Ahora, ya no será posible implementar la función de carrileo negada, habrá que implementar una PDN de Cout:


$$C_{OUT} = \overline{\overline{A}(\overline{C_{in}} + \overline{B} + \overline{B} \cdot \overline{C_{in}})}$$

Algo a destacar es que ahora deberá diseñarse un inversor para cada una de las entradas debido a que todas ellas aparecen negadas. Estas fórmulas corresponden con el esquema de transistores de la figura de la derecha donde se aplican los requisitos expuestos en la introducción.

Para poder implementar todos los transistores en una misma tira de difusión estos deben ordenarse siguiendo el camino de euler. Viendo la figura la ordenación $\overline{C_{in}} - \overline{C_{in}'} - \overline{B'} - \overline{A} - \overline{B} - CLK$ cumple los requisitos.



(a) Camino de euler



(b) Implementación de transistores en una tira de difusión

Figura 14: Esquemas de implementación

Una vez se han realizado todos estos pasos solo queda la implementación en Microwind. Siguiendo el esquema de la figura 14.b se llega a lo siguiente:




Figura 15: Diseño en microwind en una sola tira de difusión

La simulación deberá cumplir la tabla de verdad de la función carrileo. Básicamente, será siempre 1 para B y A = 1. Cuando C_{in} sea no nulo bastará con que A o B valgan 1 también para que la función valga 1. En el resto de casos el carrileo de salida será nulo.

Antes de mostrar la simulación para el carrileo veamos como se implementa la suma binaria.

$$S = ABC_{in} + \overline{C_{OUT}} \cdot (A + B + C_{in})$$

De nuevo, será conveniente implementar la función negada. La implementación de funciones negadas facilita mucho las cosas. La implementación para la PDN es sencilla, basta con implementar la propia función $S = ABC_{in} + \overline{C_{OUT}} \cdot (A + B + C_{in})$. La PUN se implementa del siguiente modo:

$$\begin{aligned} \overline{S} &= \overline{ABC_{in} + \overline{C_{OUT}} \cdot (A + B + C_{in})} = \\ &= (\overline{A} + \overline{B} + \overline{C_{in}}) \cdot (\overline{A} \cdot \overline{B} \cdot \overline{C_{in}} + C_{OUT}) \end{aligned}$$

Finalmente en la PUN se implementará esta lógica pero manteniendo las entradas sin negar (excepto Cout que se implementa negado). Estas fórmulas corresponden con el esquema de transistores de la figura de la derecha donde se aplican los requisitos expuestos en la introducción.

Para poder implementar todos los transistores en una misma tira de difusión estos deben ordenarse siguiendo el camino de euler. Viendo la figura la ordenación CLK-A'- $\overline{C_{OUT}}$ -A-Cin-B-B'-Cin" cumple los requisitos.






Figura 16: Esquema de transistores para la implementación de S



(a) Camino de euler



(b) Implementación de transistores en una tira de difusión

Figura 17: Esquemas de implementación

Una vez se han realizado todos estos pasos solo queda la implementación en Microwind. Siguiendo el esquema de la figura 17.b se llega a lo siguiente:




Figura 18: Diseño en microwind en una sola tira de difusión

Donde de nuevo en el diseño final de Microwind se implementa un inversor. No puede olvidarse que lo que realmente se ha implementado es la función suma negada. La simulación deberá cumplir la tabla de verdad de la función. Básicamente, será siempre 1 para B, A y Cin = 1. Cuando Cout sea nulo bastará con que A, B o Cin valgan 1 también para que la función valga 1. En el resto de casos la suma binaria será nula. Con todo esto ya puede presentarse la simulación de la tabla de verdad tanto para el carrileo de salida como para la la suma binaria completa de dos bits.






Figura 19: Simulación de la función lógica implementada en Microwind

Para comprender con una visión más general cual es el esquema seguido en la siguiente figura se muestra el esquema de transistores de la suma completa. Teniendo en cuenta tanto la lógica de las funciones como el recorrido que se le da a cada función para obtener a la salida sus valores sin negar.



(a) Esquema de montaje total



(b) Diseño total en microwind

Figura 20: Esquemas de implementación